Showing posts with label verilog. Show all posts
Showing posts with label verilog. Show all posts

Nov 1, 2006

Xilinx 8.x + ModelSim 6.x ...小小筆記

@設定Xilinx的Intergate Tool

Oct 20, 2006

verilog 學習筆記

這學期修了林銘波老師的FPGA
使用verilog

本來淵仔要跟我一起修....
後來全實驗室只剩我一個人修這門課
恩...既來之則安之
就乖乖的當個初學者吧